Synopsys和台积电最新万亿晶体管多芯片封装技能正逐渐挨近方针

Synopsys 和台积电现已协作了数十年，一项新的声明显现，他们正在将协作关系提高到新的水平，...。

  Synopsys 和台积电现已协作了数十年，一项新的声明显现，他们正在将协作关系提高到新的水平，以满意对更多AI核算才能的需求。 Synopsys 泄漏，该公司正在将其人工智能驱动的 EDA 套件和多芯片解决方案与台积电的最新工艺节点和 3D 封装技能严密结合。 其方针是为数十亿乃至上万亿个晶体管的规划铺平道路。

  EDA 是电子规划自动化（Electronic Design Automation）的缩写。 它是一套用于规划集成电路芯片等电子体系的软件东西。 在这方面，Synopsys 针对台积电N2节点认证的定制规划和仿真东西现已为联发科带来了盈利。

  据联发科的 Ching San Wu 称，人工智能增强型 EDA 流程使其模仿规划人员可以在 N2 上最大极限地进步功能和功率，一起加快向商场交给 SoC 的时刻。

  Synopsys 还宣告其物理验证和施行解决方案现在支撑台积电 A16 工艺的反面布线 是台积电有史以来最先进的工艺节点，方案于 2026 年下半年量产。 反面布线是一种新式技能，它将电源线布线在芯片或集成电路的反面，而不是一般的正面。 这有助于优化电源传输和信号路由，来提高功能和密度。

  Synopsys 弥补说，其东西已经过台积电的云认证，以进一步简化规划流程。 这使一起客户能使用准确的云 EDA 资源来完结归纳、定制布局、仿真和签核验证等使命。

  在多芯片方面，Synopsys 的 3DIC Compiler 渠道经过与 Ansys 和台积电的协作得到了增强。 3DIC Compiler 渠道基本上为规划、完成和验证杂乱的 2.5D 和 3D 多芯片封装供给了一个一致的环境。 在最新的更新中，它与 Ansys 的 RedHawk 签核渠道严密集成，履行热剖析和红外感知时序剖析。

  值得一提的是，台积电在上一年的世界电子器件会议（IEDM）上也勾勒出了万亿晶体管芯片的道路 月推出了另一个版别。 该公司将 2030 年作为 1.4 纳米 A14 和 1 纳米 A10 工艺节点的方针。 与此一起，该公司还谈到了开发 CoWoS、InFO 和 SoIC 等先进封装技能。 这些技能将在 2030 年前后一起完成超越一万亿晶体管的巨型多芯片封装。 跟着这一新消息的发布，这家芯片制造商好像离方针渐渐的挨近了。